Организация процессоров

Большинство современных суперскалярных и VLIW-процессоров (в т.ч. и Intel) либо имеют архитектуру RISC, либо реализуют похожие на RISC принципы, либо – поддерживают CISC-инструкции, но внутри транслируют их в RISC-подобные команды для облегчения загрузки конвейеров и решения других задач.
3.5. Устройства управления процессоров
3.5.1 Назначение и классификация устройств управления
3.5.2 Архитектура простого RISC - процессора
Рассмотрим архитектуру простого RISС-процессора на примере некоторого процессора ARC («A RISC Computer») с системой команд, являющейся подмножеством СК процессора SPARC. // Процессор является 32-разрядным (то есть обрабатывает 32-битовые слова в своем АЛУ), разрядность его команд – также 32 бита. Адресуемая память - 232 байт или 230 команд. Большинство команд процессора – трехадресные, следующего формата: opp rd, rs1, rs2 ; где opp – код команды, rs1,2 – регистры источники, ; rd – регистр приемник, или opp rd, rs1, imm13 ; где imm13 – непосредственное значение 13 бит. Все команды можно разделить на следующие группы: 1.
Команды работы с памятью : ld (load - загрузка) и st (store – сохранение). 2. Логические команды : and, or, nor, srl (сдвиг), sethi rd, imm22 (установка старших 22 бит регистра в заданные значения). 3. Арифметическая команда : add (сложение). 4. Команды управления: ветвления be, bneg, bcs, bvs, ba (безусловный переход), все ветвления в формате be imm22 (относительное смещение), команда call imm30 – вызов подпрограммы, jmpl (ret) – возврат из подпрограммы. Регистры процессора: 32 РОН, IR (instruction register - регистр команды), PC (program counter – программный счетчик), PSR (Program Status Register – слово состояния программы - 4 флага). Все регистры – 32- разрядные. В процессоре поддерживаются следующие режимы адресации: непосредственная, регистровая, косвенная регистровая, косвенная регистровая по базе (индексная). Адресная арифметика в процессоре реализуется на том же АЛУ, что и основные операции.