Amiga. Вычислительная техника
Меню сайта
Главная
Amiga
Amiga Corporation
Модельный ряд
История развития
Аппаратная платформа
Операционные системы
Эмуляция
AMIGA # 1
Программирование на Ассемблере
Организация процессоров
Методы защиты информации
Компьютерные новеллы
Боятся ли компьютеры адского пламени?
Виртуальная реальность
Корпоративные сети
Телекоммуникационные сети
Архитектура ЭВМ
ЕС ЭВМ
Рождение ЭВМ
Компьютер
Гарвардская архитектура
Современные высокопроизводительные компьютеры
Дорога в будущее
Vista
Инфоpматика
ЭВМ
Операционные системы
Linux
Windows
Освой компьютер
Макинтош
Набор текста
Поколения
Компьютерная грамотность
Устройство компьютера
Железо
Графика
Звук
Ремонт
Сети
Программирование
Информационные технологии
Криптография
Микроэлектроника
Истории
 
 

Организация процессоров


4.
Отказ от команд типа память-память (например, MOVSB в x86). 5.
Работа с памятью сводится к загрузке и сохранению регистров (поэтому другое название RISC - Load-Store Architecture - архитектура типа «загрузка-сохранение»). 6.
Преимущественно реализуются 3-х адресные команды, например :

add r1, r2, r3 – сложить r2 с r3 и поместить результат в r1. 7.
Большой регистровый файл - до 32-64 РОН. 8.
Предпочтение отдается жесткой логике управления. Преимущества архитектуры RISC: 1.
Облегчается конвейерная, суперскалярная и другие виды параллельной обработки, планирование загрузки, предвыборка, переупорядочивание и т.д. 2.
Более эффективно используется площадь кристалла (больше памяти – РОН, кэш). 3.
Быстрее выполняется декодирование и исполнение команд – соответственно, выше тактовая частота. Примерами семейств процессоров с RISC-архитектурой могут служить DEC Alpha , SGI MIPS, Sun SPARC и другие. Большинство современных суперскалярных и VLIW-процессоров (в т.ч. и Intel) либо имеют архитектуру RISC, либо реализуют похожие на RISC принципы, либо – поддерживают CISC-инструкции, но внутри транслируют их в RISC-подобные команды для облегчения загрузки конвейеров и решения других задач.
3.5. Устройства управления процессоров
3.5.1 Назначение и классификация устройств управления
3.5.2 Архитектура простого RISC - процессора
Рассмотрим архитектуру простого RISС-процессора на примере некоторого процессора ARC («A RISC Computer») с системой команд, являющейся подмножеством СК процессора SPARC. // Процессор является 32-разрядным (то есть обрабатывает 32-битовые слова в своем АЛУ), разрядность его команд – также 32 бита. Адресуемая память - 232 байт или 230 команд. Большинство команд процессора – трехадресные, следующего формата: opp rd, rs1, rs2 ; где opp – код команды, rs1,2 – регистры источники, ; rd – регистр приемник, или opp rd, rs1, imm13 ; где imm13 – непосредственное значение 13 бит.

 

 

© 2010 Amigo. All Rights Reserved
Создание сайтов ЕкатеринбургШаблоны сайтовПоиск товаров - справочник цен, каталог магазинов, прайс-листыБесплатные шаблоны дизайна компьютерных сайтов
Hosted by uCoz