Организация процессоров

При этом необходимо отметить, что для большинства вариантов СУП ускорение схемы с ССП по сравнению с пирамидальной возрастает при увеличении разрядности слагаемых, так как соответственно растет tсум, а tзс не меняется. На базе быстродействующего сумматора на N чисел, аналогичного представленному на рис. 3.6, можно построить матричный умножитель Уоллеса. В таком устройстве умножение выполняется в 2 этапа – на первом формируются все частичные произведения вида A  bi  2i , на втором – полученные N частичных произведений (где N – количество разрядов множителя без учета знаковых) складываются на сумматоре с ССПN-2 , как показано на рис. 3.7 на примере умножения на 8-и разрядный множитель. По сравнению с умножителем Брауна мы имеем выигрыш в быстродействии за счет использования большего количества ССП, что позволяет в большей степени распараллелить процесс сложения частичных произведений. Конвейерные ОУ могут использоваться самостоятельно, но чаще являются составной частью ОУ процедурного типа, либо - блочных ОУ как аппаратные ускорители выполнения операций.
3.4 Архитектура системы команд. RISC и CISC процессоры
Под архитектурой системы команд (ISA – Instruction Set Architecture) понимают состав и возможности системы команд, общий взгляд на систему команд (СК) и связанную с ней микроархитектуру процессора с точки зрения программиста. Во многом именно архитектура СК определяет трактовку архитектуры компьютера вообще как «…абстрактного представления о вычислительной машине с точки зрения программиста». Исторически первые микропроцессоры, появившиеся в 70-х годах XX века, имели относительно простую систему команд, что объяснялось небольшими возможностями интегральной схемотехники. По мере увеличения степени интеграции ИМС разработчики МП старались расширять систему команд и делать команды более функциональными, «семантически нагруженными». Это объяснялось, в частности, двумя моментами – во-первых, требованиями экономить память для размещения программ, оставлять больше памяти под данные и т.д., а во-вторых – возможностью реализовать внутри кристалла процессора сложные инструкции быстрее, чем при их программной реализации.