Освой компьютер

числения
эффективного адреса.
Инструкция Размер Регистр Память
CLR byte,word 4(1/0) 8(1/1) +

long 6(1/0) 12(1/2) +
NBCD byte 6(1/0) 8(1/1) +
NEG byte,word 4(1/0) 8(1/1) +

long 6(1/0) 12(1/2) +
NEGX byte,word 4(1/0) 8(1/1) +

long 6(1/0) 12(1/2) +
NOT byte,word 4(1/0) 8(1/1) +

long 6(1/0) 12(1/2) +
Scc byte,false 4(1/0) 8(1/1) +

byte,true 6(1/0) 8(1/1) +
TAS # byte 4(1/0) 10(1/1) +
TST byte,word 4(1/0) 4(1/0) +

long 4(1/0) 4(1/0) +
+ добавляется время вычисления эффективного адреса

# Эту инструкцию нельзя использовать - её цикл чтения/записи может

нарушить работу DMA


ВРЕМЯ ВЫПОЛHЕHИЯ ОПЕРАЦИЙ СДВИГА
В этой таблице приведено количество периодов для инструкций сдвига.
Количество циклов чтения и записи шины показано соответственно как
(чтение/запись). Количество периодов и циклов чтения/записи должно быть
добавлено соответственно к показанным значениям времени вычисления
эффективного адреса.
Инструкция Размер Регистр Память
ASR,ASL byte,word 6+2n(1/0) 8(1/1) +

long 8+2n(1/0) -
LSR,LSL byte,word 6+2n(1/0) 8(1/1) +

long 8+2n(1/0) -
ROR,ROL byte,word 6+2n(1/0) 8(1/1) +

long 8+2n(1/0) -
ROXR,ROXl byte,word 6+2n(1/0) 8(1/1) +

long 8+2n(1/0) -
+ добавляется время вычисления эффективного адреса

n счётчик сдвига


ВРЕМЯ ВЫПОЛHЕHИЯ БИТОВЫХ ОПЕРАЦИЙ
В этой таблице приведено количество периодов для инструкций
управления битами.